(c) 2000 JPO & JAPIO. All rts. reserv.

03595207 **Image available**

CHIP TYPE ELECTRONIC COMPONENT, ELEMENT AND MOUNT METHOD

PUB. NO.:

03-258107 [JP 3258107 A]

PUBLISHED:

November 18, 1991 (19911118)

INVENTOR(s): TANAKA YASUHIRO

APPLICANT(s): MURATA MFG CO LTD [000623] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

02-058690 [JP 9058690]

FILED:

March 08, 1990 (19900308)

INTL CLASS:

[5] HO3H-009/02

JAPIO CLASS:

44.1 (COMMUNICATION -- Transmission Circuits & Antennae)

JAPIO KEYWORD: ROO5 (PIEZOELECTRIC FERROELECTRIC SUBSTANCES)

JOURNAL:

Section: E, Section No. 1167, Vol. 16, No. 64, Pg. 45,

February 18, 1992 (19920218)

ABSTRACT

PURPOSE: To prevent occurrence of short-circuit and solder bridge and to enhance the mount density by exposing an electrode formed to a major surface of an electronic component onto to a prescribed end face of a rectangular chip and connecting to an external electrode.

CONSTITUTION: A piezoelectric resonator element 38 is sealed in a chip 2, vibration electrodes 42, 46 of the element 38 are formed respectively to front and rear sides of a piezoelectric substrate 40 and opposite to each other, outgoing electrodes 44, 48 connecting to the electrodes 42, 46 is formed, and both ends reach to a based end sides c, d. When the element 38 is sealed as a chip as shown in figure, the ends of the electrodes 44, 48 are exposed to the end faces c, d of the chip 2 and connected respectively to the external electrodes 4, 6. When chip components 2-1, 2-2 are arranged in a line and mounted, they are arranged so that end faces without the electrodes 4, 6 are adjacent to each other. In this case, even when the electrodes 4, 6 are soldered to a land 55 on the printed circuit board, since no electrode exists on the adjacent end faces and the electrodes are provided to the inside of the end faced, short-circuit or solder bridge is not caused.

(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平3-258107

(43) 公開日 平成3年(1991) 11月18日

(51) Int. C1. ⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 H 9/02

審查請求

(全5頁)

(21)出願番号

特願平2-58690

(71)出願人 999999999

株式会社村田製作所

(22)出願日

平成2年(1990)3月8日

(72)発明者

- (54) 【発明の名称】チツプ形電子部品、素子及び実装方法
- (57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

【特許請求の範囲】

(1) 少なくとも1の電子部品素子を含む矩形チップがあって、前記電子部品素子の主表面に形成されている電極が前記矩形チップの端面まで延在し、その端面でこの矩形チップの外面に形成された外部電極と接続しているチップ形電子部品において、前記電子部品素子の主表面に形成された電極は前記矩形チップの4の端面のうちの1又は2の端面にのみ露出して外部電極と接続され、前記外部電極は前記電子部品素子の電極が露出していない矩形チップの端面には形成されていないことを特徴とす10るチップ形電子部品。

- (2) 矩形基板の主表面に形成された電極の引出し電極 が1個又は2個の端辺まで延在し、他の3個又は2個の 端辺には引出し電極が達していない電子部品用素子。
- (3) 外部電極の形成されていない端面を2個又は3個備えた矩形平面形状をもつチップ形電子部品を、外部電極が形成されている端面どおしが対向しないように隣接して配置するチップ形電子部品の実装方法。

•

3

⑲ 日本 国特 許 庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-258107

®Int. Cl. ⁵

識別記号

庁内整理番号

@公開 平成3年(1991)11月18日

H 03 H 9/02

7259-5 J

審査請求 未請求 請求項の数 3 (全5頁)

60発明の名称 チップ形電子部品、素子及び実装方法

②特 願 平2-58690

@出 願 平2(1990)3月8日

加 金 田 本

唐 峰

京都府長岡京市天神2丁目26番10号 株式会社村田製作所

内

勿出 願 人 株式会社村田製作所

京都府長岡京市天神2丁目26番10号

四代理 人 弁理士 野口 繁雄

明 編書

1、発明の名称

チップ形電子部品、素子及び実装方法

2.特許請求の郵題

(1) 少なくとも1の電子部品素子を含む矩形チャプがあって、前記電子部品素子の主義面に形態 なっている電極が前記矩形チップの発面に形成 在 し、その機関でこの矩形チップの外面に形成にに た外部電極と接続しているチップ形電子部品に たった 前記矩形チップの4の機関のうちの1又は 2の増面にのみ製出して外部電極と接続が開出して外部電極と接続が開出していないにと を特徴とするチップ形電子部品。

(2) 矩形基板の主義面に形成された電極の引出 し電極が1 何又は2 何の輪辺まで延在し、他の3 個又は2 何の輪辺には引出し電機が達していない 電子部品用表子。

(3) 外部電極の形成されていない格面を2個又

は3個僧えた矩形平面形状をもつチップ形電子部 品を、外部電極が形成されている端面どおしが対 向しないように隣接して配置するチップ形電子部 品の実施方法。

3.発明の辞報な説明

(産業上の利用分野)

本発明は圧電共振子素子などの素子。そのよう な素子をチップ状に対止したチップ形電子都晶及 びチップ形電子都晶を実装する方法に関するもの である。

(従来の技術)

チップ形電子部品の一例として第12回にチップ形圧電共振子部品の例を示し、第13回にその部品に封止されている圧電共振子素子の一例を示す。

66はエネルギー閉じ込め影振動モードを用いた圧性共振子楽子であり、セラミック基板などの純粋性保護基板の間に接着剤によって図着されて対応されている。圧性共振子楽子66では圧性基板68の表偶と真偏の両主表層にそれぞれ電極を

特開平3-258107(2)

備え、その電極は中央部の振動部で圧電差板68 を挟んで互いに対向する振動電極70,74と、 振動電極70,74にそれぞれつながり互いに反 対何の基板機能まで延在している引出し電極72, 76とを備えている。引出し電極72,76は圧 電差板68の機部に沿って帯状に形成され、対向 する一対の機部a,bに達しているだけではなく、 他の対向する一対の機部a。dにも引出し電極7 2,76の一部が達している。

第12間のように保護基板で対止されたチップ 60においては、引出し電極72,76は対向する一対の増面a, bに露出するとともに、他方の 対向する一対の増面c, dにも舞出している。楽 子の引出し電極72,76とそれぞれ接続される 外部電極62,64はチップ60の増面a,b, c, dに露出した引出し電極72,76と接続するように形成され、増面a,bだけではなく場面 c, dまで及ぶ範囲に形成されている。

(発明が解決しようとする課題)

第12回のようにチップ60の両端部において

本発明はさらに、上記の目的を果たすチップ形 電子部品も高密度に実装する方法を提供すること も目的とするものである。

(課題を解決するための手数)

本発明のチップ形電子部品では、少なくとも1 の電子部品業子を含む矩形チップがあって、前記電子部品業子の主義面に形成されている電極が前記矩形チップの頻画まで延在し、その場面でこの矩形チップの外面に形成された外部電極と接続しており、前記電子部品業子の主義面のうちの1 又は2の場面にのみ露出して外部電極と接続され、前記外部電極は前記電子部品業子の電極が露出していない矩形チップの場面には形成されていない

本務明の妻子では、矩形基板の主表面に形成された電極の引出し電極が1個又は2個の端辺まで 延在し、他の3個又は2個の端辺には引出し電極 が楽していない。

本売明の実装方法では、外部電腦の形成されて いない構画を2個又は3個備えた矩形平面形状を 本発明は關接電子都品間で知絡や半田ブリッジ が生じにくく、したがって実験密度を高め、実装 の信頼性を高めることのできるチップ形電子部品 を提供することを目的とするものである。

本発明はまた、そのようなチップ形電子部品に 対止されるのに好都合な電子素子を提供すること を目的とするものである。

もつチップ形電子部品を、外部電イが形成されて いる場面とおしが対向しないように隣接して配置 する。

(作用)

外部電極をもたない場面を2個又は3個もった チップ形電子部品をプリン基板などに実装する際、 チップ形電子部品とおしを開接させるときは、瞬 接する場面の少なくとも一方を外部電極が存在し ない場面とすれば、接近して記載しても単田ブリ 7

8

特腊平3-258107(3)

ッジが形成されたり、外部電極とおしが接触して 短絡するなどの不都合を防ぐことができ、実装密 度を高めることができる。

(実施例)

第1四は一実施例のチップ形電子部品の外機斜 機関を表わし、第2回は第1回の実施例に封止されている電子楽子の一例としての圧電共振子楽子を表わしている。

るように入力備子10、出力幾子12の他に共通 備子14をもつ3つの外部電極が形成される。こ の場合、入力端子10と出力機子12はそれぞれ 対向する一対の偏面 a , b から離れて形成され、 端面 a , b には外部電極が存在しないようにして おく、

第4関から第6関もそれぞれ他の表子を対止したチップ形電子部品を表わしている。第4関の部を品16では4個の電極18,20,22,24を備えているが、それらの電極は増面で、4にのみ形成され、増面をおいるの電極28,30を備え、一方の電極28は増固でに設けられ、他方の電極30は増固されていない。第6関の外部電極は形成されていない。第6関のか高をは外部電極は形成されていない。第6関の外部電極34,36は増面でに形成され、増面4,6には外部電極は形成されていない。

第2回のように兼子の引出し電極44、48を 対向する一対の幾辺 a , b よりも内側に形成する し電価48は輸辺なに対向する輸辺 b から離れて 内側に形成されているとともに、その引出し電極 48の両端も輸辺で、 d に達している。

この奈子38を第1回のようにチップ状に封止したとき、引出し電極44の輪部がチップ2の輪面cとdに露出して外部電極4と接続され、他方の引出し電極48の輪部もチップ2の輪面cとdに露出して外部電極6と接続される。

表子38の引出し電板44,48は増回4,b から離れた位置に存在するため、それらの引出し 電極44,48とそれぞれ接続される外部電極4。 6を引出し電極44,48が露出している輪面 c。 dからチップ2の表例と裏側の主表面に被るよう に形成すれば、外部電極4,6はチップ2の増面 4,bから離れて内側に形成される。外部電極4, 6の輌や、輪面 e,bからの距離、電極4,6間 の距離などは任意に設定することができる。

対止される素子の種類によって外部電極の形状 や数は種々のものとなる。例えば、圧電共振子素 子を用いたフィルタの場合には、第3関に示され

ことにより、引出し電極44,48と必辺a,b
の間にそれぞれe,fで示される電極のない領域
が存在することになる。この領域e,fは単に電 個のない領域として放置してもよく、又は第7回 に示されるように別の機能部分50が形成されていてもよい。また例えば、第8回に示されるよう に、生産月度、ダミー電極、方向表示の目印など、引出し電極44,48と接続されず、増画に増出 しても内部回路には全く影響のない準体パターン 52が設けられていてもよい。

次に、第1回のように少なくとも2個の集画に は電極が存在しないチップ形電子部品をプリント 基板などに配置して実験する方法を説明する。

第9関は第1関のチップ形電子部品を一例に配 復して実験する場合である。

関接する2個のチップ形電子部品2-1,2-2の関係では、外部電極4,6が存在しない範囲 同士が解接するように配置する。このとき、第1 0 関に示されるように、プリン基板54上のランド55に外部電極4,6を半田付けしたとしても、

特別平3-258107(4)

携接する端面には電極は存在しておらず、かつ、 外部電極4,6は調接する細面から内側に設けら れているので、電子部品間で半田付け部分55の間 隔も広くなるので半田ブリッジも発生しにくい。 近くにリード様をもつ部品56が実装されても、 リード様が電子部品の電板のない端面になら接触 したとしても傾飾しない。

第11回は第1回のようなチップ形電子部品を 平面状に配列する場合の何を表わしている。

勝接する電子部品の婚師間においては、一方の電子部品の婚面には外部電価4,6が存在し、他方の電子部品の婚面には外部電価4,6が存在し、他方の電子部品の婚面には外部電価4,6が存在しない方向に配置する。これにより、二次元的に配置しても外部電価4,6のある場面どおしが対向するのを避けることができ、したがって短絡したり半円ブリッジが生じる不都合を防ぐことができて実裁密度を高めることができる。

(発明の効果)

本発明のチップ形電子部品が外部電極の存在し

示す外機科視菌、第7間は他の実施例の圧電共振 子妻子を示す平面間、第8間はさらに他の実施例 の圧電共振子来子の機辺部分を示す部分平面回 第9間は本発明の実験方法を示す正面回、第11 間は本発明の実験方法を示す正面回、第11 間は本発明の実験方法を実施例を示す平面回 である。第12回は従来のチップ形電子部品を です外機料視固、第13回は従来例で用いら来の を示すと示す平面回、第14回は従来の 電共墨子来子を示す平面回、第14回は従来の 電子部品の実験方法を示す正面回である。

2,8,16,26,32……チップ形電子部品、4,6,10,12,14,18,20,22,24,28,30,34,36……外部電極、38,38 a……圧電共振子楽子、40……圧電基板、42,46……扱動基板、44,48……引出し電極。


特許出顧人 株式会社村田製作所 代理人 弁理士 野口築雄 ない婚面を少なくとも2個備えているので、プリント基板などに実装する際、外部電極のない場面とおしを対向させたり、外部電極のある場面に対しては外部電極のない場面を対向させて実装することができるので、関接電子部品間の関脳を狭くして実装密度を高めることができる。また、半日プリッジや短輪などの不良を防ぐことができ、実装の信頼性が高まる。

本発明の妻子においては、引出し電価が到達していない輸辺が少なくとも2個存在するので、チップ形電子部品に対止したときに外部電極の存在しない輪面を形成するのに好都合となる。

本発明の実践方法では、外部電極が配置されている婚旨どおしが対向しないように配置するので、 短絡や半田プリッジの発生を防ぎ、実装密度を高 めることができる。

4. 図面の簡単な説明

第1因は一実施例を示す外類斜視脚、第2回は 一実施例で用いられる圧電共振子兼子を示す平面 図、第3回から第6回は他の実施例の電子部品を



特開平3-258107 (5)

